V.26に準拠したQPSK方式のFPGA用モデムIPコア
デジタル変調方式QAM（直交振幅変調）を採用したFPGA用モデムIPコアです。
一度の変調で64値（6bit）の情報を伝送できる64QAM方式の変調器（Modulator）/復調器（Demodulator）によって構成されています。
特長
- DSPを使用せずに、FPGAのみで構成しているため、高速通信に適応可能
- 任意の仕様（ボーレート/キャリア周波数/入出力サンプリングレート等）に対応可能（※注）
- ADCインタフェースを任意のバス幅に対応可能（※注）
- 単一クロック動作
- ベースバンド・インタフェースに標準シリアルインタフェース採用
※注）カスタマイズによる対応となります。
ページTOPへ
主要諸元
| 変調方式 | 64値直交変調方式 | ITU-T勧告J.83準拠 |
|---|
| 伝送速度 | 31.644Mbps | |
|---|
| 通信方式 | ４線式双方向通信 | |
|---|
ページTOPへ
インタフェース
Modulator
| ベースバンドインタフェース |
|---|
| SD | 送信データ |
| ST2 | 送信タイミング |
| RS | 送信要求 |
| CS | 送信可 |
| DACインタフェース（IFデータ） |
|---|
| DAC_D | IFデータ出力 |
| SCLK | データ伝送用クロック |
| その他 |
|---|
| RST | リセット入力 |
| CLK | クロック入力 |
Demodulator
| ADCインタフェース（IFデータ） |
|---|
| ADC_D | IFデータ入力 |
| SCLK | サンプリングクロック |
| ベースバンドインタフェース |
|---|
| RD | 受信データ |
| RT | 受信タイミング |
| CD | 受信キャリア検出 |
| モニタ機能 |
|---|
| M.CLK | モニタデータ同期クロック |
| I_MON | コンスタレーションモニタ出力 |
| Q_MON | コンスタレーションモニタ出力 |
| E_MON | 誤差量データ出力 |
| その他 |
|---|
| RST | リセット入力 |
| CLK | クロック入力 |
ページTOPへ
規模と速度(参考)
| ※ その他デバイスの対応に関してはお問い合わせください。 |
| ※ 使用ツール：QuartusII version7.2 Build 207 03/18/2008 SJ Full Version |
| FPGAデバイス | ALTERA製※CycloneII |
|---|
| 使用LE数 | Modulator = 1,700LEs | Demodulator = 14,000LEs |
|---|
| 使用Memory | Modulator = 54kbit | Demodulator = 426kbit |
|---|
| 使用DSPブロック(9bit×9bit乗算器) | Modulator = 24個 | Demodulator = 62個 |
|---|
| 最大動作速度 | 85MHz |
|---|
ページTOPへ
記述言語
※ VHDLでの対応も可能です。詳細はお問い合わせください。
ページTOPへ
ご提供方法
- 外部制御回路を含めカスタマイズおよび機能を追加してのご提供も致します。
- HDL言語で設計していますので、様々なFPGA やASIC デバイスへ対応出来ます。
- ネットリストによるご提供やROM形式でのご提供も可能です。
- 本IPコアを用いたカード型モデムや単体モデムの製品化設計、製造も承っております。
ページTOPへ
