V.26に準拠したQPSK方式のFPGA用モデムIPコア
ITU-T 勧告V.26 に準拠した4相位相変調(QPSK:Quadrature Phase Shift Keying)方式によるFPGA用モデムIPコアです。
変調方式はV.26A方式、V.26B方式の双方に対応しています。
特長
- 設定端子による変調方式の選択（V.26A/B 方式）が可能
- コンスタレーションモニタ機能搭載
- データ信号品質検出(SQD)機能搭載
- テキサスインスツルメンツ(TI)製CODEC IC(TLV320AIC11)インタフェース搭載
- 様々なニーズに合わせたカスタマイズが可能
ページTOPへ
主要諸元
| 伝送速度 | 2400bps | 変調方式の切替（V.26A／B 方式）可能 |
|---|
| 通信方式 | ４線式全二重 | |
|---|
| キャリア周波数 | 1800Hz | |
|---|
| 動作クロック周波数 | 24.576MHz | |
|---|
ページTOPへ
ブロック図
ページTOPへ
インタフェース
Modulator
| ベースバンドインタフェース |
|---|
| RS | 送信要求 |
| SD | 送信データ |
| ST1 | 送信タイミング（DTE） |
| CS | 送信可 |
| ST2 | 送信タイミング（DCE） |
| LINEインタフェース |
|---|
| OUT_D | 16bitシリアルデータ出力 |
| SCLK | データ伝送用クロック |
| MCLK | コーデック処理用クロック |
| その他 |
|---|
| RST | リセット入力 |
| CLK | クロック入力 |
Demodulator
| LINEインタフェース |
|---|
| IN_D | 16bitシリアルデータ入力 |
| SCLK | データ伝送用クロック |
| MCLK | コーデック処理用クロック |
| ベースバンドインタフェース |
|---|
| RD | 受信データ |
| RT | 受信タイミング |
| CD | 受信キャリア検出 |
| モニタ機能 |
|---|
| M.CLK | モニタデータ同期クロック |
| I_MON | コンスタレーションモニタ出力 |
| Q_MON | コンスタレーションモニタ出力 |
| E_MON | 誤差量データ出力 |
| その他 |
|---|
| RST | リセット入力 |
| CLK | クロック入力 |
ページTOPへ
規模(参考)
| ※ その他デバイスの対応に関してはお問い合わせください。 |
| ※ 使用ツール：ISE version10.1.03 |
| FPGAデバイス | Xilinx製※spartan3A(XC3S700A-4FT256C) |
|---|
| 使用Slice数 | 5200slice |
|---|
| 使用Memory | 184,320bits(RAMB16 x 10) |
|---|
| 使用MULT18X18s | 13個 |
|---|
ページTOPへ
記述言語
※ VHDLでの対応も可能です。詳細はお問い合わせください。
ページTOPへ
ご提供方法
- 外部制御回路を含めカスタマイズおよび機能を追加してのご提供も致します。
- HDL言語で設計していますので、様々なFPGA やASIC デバイスへ対応出来ます。
- ネットリストによるご提供やROM形式でのご提供も可能です。
- 本IPコアを用いたカード型モデムや単体モデムの製品化設計、製造も承っております。
ページTOPへ
