代表的な誤り訂正符号方式として広く使われている畳み込み符号に対応するビタビ復号(Viterbi-Decoder)のFPGA用IPコアです。
軟判定復号/硬判定復号、双方に対応しています。
IEEE802.11a をはじめとする多くの通信規格で標準採用されている拘束長7(171oct、133oct)の畳み込み符号に対応していますので、さまざまなアプリケーションに適用可能です。
| 注)NC:軟判定ビット幅パラメータ | ||
| 信号名 | 入出力 | 説明 |
|---|---|---|
| CLK | 入力 | 入力クロック |
| RST | 入力 | 入力クロック |
| EN | 入力 | デコードイネーブル |
| DI[NC-1:0] | 入力 | 入力データ(符号化データ) |
| CRAP[2:0] | 入力 | 符号化率指示信号 |
| CLK0 | 入力 | 出力クロック(復号化データ) |
| DO | 出力 | 出力データ |
| ※ その他デバイスの対応に関してはお問い合わせください。 | ||
| ※ ALTERA製CycloneIIIにおける本製品の参考規模と動作速度になります。 | ||
| ※ 使用ツール:QuartusII version9.0 Build 132 02/25/2009 SJ Full Version | ||
| FPGAデバイス | ALTERA製CycloneIII(EP3C10E144C7)にてトレースバック量35 の場合 | |
|---|---|---|
| 硬判定(NC=1)の場合 | 使用LE数 | 約5,400LEs |
| 最大動作速度 | 約110MHz | |
| 軟判定(NC=4)の場合 | 使用LE数 | 約6,300LEs |
| 最大動作速度 | 約90MHz | |
| 軟判定(NC=8)の場合 | 使用LE数 | 約8,200LEs |
| 最大動作速度 | 約85MHz | |
| いずれも使用EAB数は0 | ||