マルチチャネル対応ADPCMトランスコーダIP
特長
- ITU-T 勧告G.726準拠 32kbps ADPCM トランスコーダ
- μ-law / A-law 両対応
- 64チャネル対応
- メモリによる外部インタフェース
ページTOPへ
外部インターフェース
| No. | 信号名称 | 機能 |
|---|
| 1 | SYSCLK | 内部動作クロック |
| 2 | nRESET | リセット（0：リセット） |
| 3 | LAW | Law 選択（0：μ-law／1：A-law） |
| 4 | ADPCMEncoderInteface | SYNC_E | ADPCM Encoder Sync 8kHz |
| 5 | PCMI_WE | PCM データ ライトイネーブル |
| 6 | PCMI_AD[5:0] | PCM データ ライトアドレス |
| 7 | PCMI_D[7:0] | PCM データ入力 |
| 8 | ADPCMO_AD[5:0] | ADPCM データ リードアドレス |
| 9 | ADPCMO_D[3:0] | ADPCM データ出力 |
| 10 | ADPCMDecoderInteface | SYNC_D | ADPCM Decoder Sync 8kHz |
| 11 | ADPCMI_WE | ADPCM データ ライトイネーブル |
| 12 | ADPCMI_AD[5:0] | ADPCM データ ライトアドレス |
| 13 | ADPCMI_D[3:0] | ADPCM データ入力 |
| 14 | PCMO_AD[5:0] | PCM データ リードアドレス |
| 15 | PCMO_D[7:0] | PCM データ出力 |
ページTOPへ
タイミング仕様
| （※）SYSCLK の最大周波数、セットアップ／ホールド時間(ts1/th1, ts2/th2)は、使用デバイス(スピードグレード)をご指定頂いた後に提示致します。 |
| 名称 | 値 |
|---|
| SYSCLK | min 1MHz max ＊＊Mhz （※） |
| td | SYSCLK の3T 以上 |
| tl1 / tl2 | 2 面メモリは何れもSYSCLK 信号をクロックとした同期メモリで構成されるため、アドレス、データ入力、WE 信号は最低でもSYSCLK の1T 期間アクティブにすること。 |
| ts1 / th1 | （※） |
| ts2 / th2 | （※） |
ページTOPへ
記述言語
※ VHDLでの対応も可能です。詳細はお問い合わせください。
ご提供方法
- 各種FPGAメーカーとのFittingもお受け致します。
- 外部制御回路等の周辺回路のカスタム設計も承りますので、ご相談ください。
- HDL言語で設計していますので、様々なFPGAやASICデバイスへ対応出来ます。
- ネットリストによるご提供やROM形式でのご提供も可能です。
ページTOPへ
