■FPGA/PLD設計実績■
| ●FPGA/PLD設計実績の一例をご紹介致します。● |
SS方式無線モデムとインタフェースし、データの送受信制御を行うMAC PLD。
SH3系のバスに直結し、CPUバス上のメモリに対して送受信データのDMAアクセスを行う。
無線部は時分割多重方式を基本とした独自方式を採用し、リードソロモン方式でのフォワードエラーコレクションによってデータ誤りを大幅に減少させている。
- 2.4GHz帯SS方式無線モデム制御
- 無線送受信データDMA転送
- 音声データ(PCM)を送受信フレームに多重化
- リードソロモンによるフォワードエラーコレクション
- SH3系バスに直結
- CPUバスリクエストの競合制御
- SRAMインタフェース
|
幹線系モデムとATM SARコントローラ間で、ATMプロトコルの物理レイヤ処理を行うPLD。
ATM SARコントローラは、ALL-5 SARサブレイヤおよびATMレイヤの機能を内蔵する。
- 幹線系モデム インタフェース(独自フォーマットのフレーム)
- UTOPIA Level-1インタフェース(セル・レベル・モードのみ対応)
- PHYデバイス コントロール インタフェース
- ATMクロスコネクト(ATMセルのルーティング)
- HEC(header error control field)生成およびエラー検出
- 幹線系モデムモデム・データScramble/Descramble(ON/OFF切り替え可能)

|
2.4GHz帯FH方式無線モデムとインタフェースし、送受信データのDMA転送、フレーミング処理等の送受信制御を行うRFMDM PLD。
- 2.4GHz帯FH方式無線モデム制御
- 無線送受信データFIFO制御
- 周波数ホッピング(シンセサイザ)制御
- 受信クロック再生(DPLL)
- 送信フレーム生成
- 受信フレームチェック
|
FSKモデムまたはQAMモデムからの伝送データを変換しCPUに送出する、
またCPUからのデータを変換してモデムから伝送データを送出する機能を持つFPGA。
- FSKモデムインタフェース機能
- QAMモデムインタフェース機能
- LAP-B(HDLC) LSIインタフェース機能
- CPU(SH3)との制御

|
RS-422からのデータをスクランブラし、NRZ符号変換してOPTモジュールへ送出する、
またOPTモジュールからのNRZデータをデスクランブラしてRS-422へデータを送出する機能を持つFPGA。
- RS-422インタフェース機能(SD、RD、ST1、ST2)
- OPTインタフェース機能(SD、RD、ST1、ST2)
- スクランブラ(SCR)データ変換機能
- デスクランブラ(DSR)データ変換機能
|
6系統の端末からのデータを多重し、回線上に送信する。また、回線からの受信データを各端末へ分配する。
| 送信側機能 | 受信側機能 |
- 端末装置(DTE)からの6CH分を多重化し送信フレームを生成する
- 送信信号HDB3符号化を行う
- 送信信号のユニポーラ/バイポーラ変換を行う
- ループバック機能
|
- 受信信号より、DPLLでCLKを抽出する
- 受信信号とイコライザ(TI製DSP)のインタフェース機能
- 受信信号のバイポーラ/ユニポーラ変換を行う
- 受信信号のHDB3復号化号変換を行う
- 受信信号を監視し、各種エラー検出を行う
- 端末装置(DTE)へのデータの分配
|
V852 RISC CPU周辺のグルーロジックとウォッチドッグタイマー、汎用タイマー、汎用ポートを内蔵するCPUインタフェースPLD。
- アドレス/データバス分離
- アドレスデコード、CS/WR/RD信号生成
- バスホールド制御
- ウォッチドッグタイマー
- 汎用タイマー
- 汎用入出力ポート
|
PCIバスと各種専用LSIおよびエコーキャンセラ、デバッグポートインタフェース(シリアルインタフェース)間のブリッジを行うPLD。
本PLDはPCIターゲットデバイスとして動作する。
- コンフィグレーションレジスタアクセスサポート
- 割込みコントローラ内蔵
- シングルおよびバースト転送に対応
|
CPU(SH-3)ローカルバスとPCIバス間のブリッジを行うPLD。
PCIバス上にはATM SARコントローラ、Etherコントローラが接続される。また、モデム制御機能およびモデム送受信データのDMA転送機能も搭載。
- CPUからのATM-SAR、Etherコンフィグレーションレジスタアクセスサポート
- CPUからのATM-SAR、EtherへのシングルR/Wアクセス
- ATM-SAR、Ether送受信データDMA転送制御(シングル/バースト)
- モデム制御
- モデム送受信データDMA転送制御
- バスアービトレーション
|
CPU(SH-3)ローカルバスとPCIバス間のブリッジを行うPLD。
PCIバス上にはEtherコントローラが接続される。
- CPUからのEtherコンフィグレーションレジスタアクセスサポート
- CPUからのEtherへのシングルR/Wアクセス
- Ether送受信データDMA転送制御(シングル/バースト)
|
|
■ DSP関連製品についてはこちらをご覧下さい。

|
|